

PERANGKAT PEMBELAJARAN

(RPS, Rubrik Penilaian, Lembar Evaluasi Pembelajaran)

Nama Mata Kuliah : Sistem Digital

Nama Penulis : Rini Puji Astutik, S.T., M.T.

I. Rencana Pembelajaran Semester

		UNIVERSITAS MUHAMMADIYAH GRESIK FAKULTAS TEKNIK PROGRAM STUDI TEKNIK ELEKTRO					Kode Dokumen PRO.Std.Pend/003/001																
RENCANA PEMBELAJARAN SEMESTER																							
MATA KULIAH (MK)	KODE MK	Rumpun MK	BOBOT (sks)	SEMESTER	Tgl Penyusunan																		
Sistem Digital	2406033323	Elektronika	T=3	P=1	III	18 Agustus 2024																	
	Pengembang RPS	Koordinator RMK	Ketua PRODI																				
	Rini Puji Astutik, S.T., M.T.	Misbah, S.T., M.T.			Denny Irawan, S.T., M.T.																		
Capaian Pembelajaran (CP)	CPL-PRODI yang dibebankan pada MK																						
	CPL 1	Mampu menerapkan matematika, sains dan prinsip rekayasa kompleks dalam bidang Teknik Elektro																					
	CPL 2	Mampu menerapkan matematika aplikasi, rangkaian listrik, rangkaian elektronika, dan sistem komunikasi di bidang Teknik Elektro																					
	Capaian Pembelajaran Mata Kuliah (CPMK)																						
	CPMK 2-15	Mahasiswa mampu menerapkan matematika dan prinsip rekayasa kompleks sistem digital dalam bidang Teknik Elektro																					
	CPMK 2-16	Mahasiswa mampu menerapkan rangkaian elektronika secara logika dalam sistem digital di bidang Teknik Elektro																					
	Kemampuan akhir tiap tahapan belajar (Sub-CPMK)																						
	SUB CPMK 2-15-1	Mahasiswa mampu memahami tentang Sistem Bilangan dan perhitungan operasi penjumlahan, pengurangan dan complement sesuai teori																					
	SUB CPMK 2-15-2	Mahasiswa mampu memahami tentang teorema fungsi boolean dan pengenalan gerbang logika serta perhitungan dan evaluasi sistem digital sesuai teori																					
Deskripsi Singkat MK	SUB CPMK 2-15-3	Mahasiswa mampu memahami tentang Teknik Penyederhanaan Fungsi Boolean dengan peta Karnaugh dan menganalisa sistem POS dan SOP sesuai teori																					
	SUB CPMK 2-16-1	Mahasiswa mampu memahami tentang Rangkaian Kombinasi dan Mendesain sistem digital sesuai teori																					
	SUB CPMK 2-16-2	Mahasiswa mampu memahami tentang teori Flip Flop dan penerapannya																					
Bahan Kajian dan Materi Pembelajaran	SUB CPMK 2-16-3	Mahasiswa mampu memahami tentang konsep rangkaian pencacah dan register serta mendemonstrasikan desain macam-macamnya																					
	1. Sistem Bilangan dan operasi bilangan seperti penambahan, pengurangan serta operasi komplement 2. Teorema fungsi boolean dan pengenalan gerbang logika serta perhitungan dan evaluasi sistem digital 3. Teknik penyederhanaan fungsi boolean dengan peta Karnaugh dan menganalisa sistem POS dan SOP 4. Rangkaian kombinasi dan mendesain sistem digital 5. Teori Flip Flop dan penerapannya 6. Konsep desain rangkaian pencacah dan register serta mendemonstrasikannya																						

Pustaka	Utama :	1. Nashelsky Louis," Introduction to Digital Computer Technology", John Wiley & Sons Inc., New York, 1977 2. Sumarna,"Elektronika Digital, Konsep Dasar dan Aplikasinya", Graha Ilmu, Yogyakarta, 2006													
	Pendukung :	1. Aplikasi Sistem Digital https://www.youtube.com/watch?v=GN6SW80AP1I 2. Teknologi digital terkini https://www.youtube.com/watch?v=O7OcVioX7Xg 3. Aljabar Boolean https://youtu.be/Cbqbe96Rpo													
Dosen Pengampu	Rini Puji Astutik, S.T., M.T.														
Mata kuliah prasyarat	-														
Mg Ke-	Kemampuan akhir tiap tahapan belajar (Sub-CPMK)	Integrasi dengan University Value / Nilai AIK dan keilmuan lainnya, Penelitian dan Pengabdian	Penilaian		Bantuk Pembelajaran, Metode Pembelajaran, Penugasan Mahasiswa, [Estimasi Waktu]		Materi Pembelajaran [Pustaka]	Bobot Penilaian (%)							
			Indikator	Kriteria & Bentuk	Pembelajaran Luring (offline)	Pembelajaran Daring (online)									
(1)	(2)		(3)	(4)	(5)	(6)	(7)	(8)							
1-3	Sub CPMK 2-15-1 : Mahasiswa mampu memahami tentang Sistem Bilangan dan perhitungan operasi penjumlahan, pengurangan dan complement sesuai teori [C2, A2]	1. Jurnal Nasional : The arduino SCADA training at the Mambaul Ulum Vocational High School, Gresik, Community Empowerment 6 (9), 1728-1733, 2021. (Sinta 4). 2. Jurnal Nasional : Pembelajaran Modul SCADA Menggunakan Arduino untuk SMK Muhammadiyah 1 Gresik, Jurnal Abdi Masyarakat Indonesia 2 (4), 1377-1384, 2022. 3. Jurnal Nasional : Pelatihan Outseal-Haiwell Pada SMK Semen Gresik, J-ADIMAS (Jurnal Pengabdian Kepada Masyarakat) 11 (1), 14-18, 2023. 4. Jurnal Nasional : Sistem Ketersediaan Slot Parkir Dengan Arduino Nano Berbasis Outseal Studio Dan Haiwell Cloud Scada. Techno. com 22 (4), 937-948, 2023. (Sinta 3).	1.1 Menjelaskan macam-macam sistem bilangan 1.2 Mengkonversi antar sistem bilangan 1.3 Melakukan perhitungan operasi penjumlahan, pengurangan dan komplemen pada tiap sistem bilangan 2.1 Menjelaskan tentang teorema fungsi Boolean 2.2 Menjelaskan tentang penerapan fungsi boolean untuk menyelesaikan persamaan 2.3 Menjelaskan macam-macam gerbang logika 2.4 Melakukan analisa rangkaian gerbang logika berdasarkan teorema Boolean.	Kriteria: Pedoman Penskoran (Marking Scheme) Bentuk test: study kasus	• Kuliah • Diskusi Tugas 1: Mengerjakan study kasus tentang sistem bilangan dan perhitungan operasi • Kuliah • Diskusi Tugas 2: Merancang sistem digital sederhana Praktikum Modul 1 Pengenalan Gerbang Logika	Elearning: http://spada.umg.ac.id	1.1 Macam-macam sistem bilangan 1.2 Konversi antar Bilangan 1.3 Perhitungan Operasi penjumlahan, pengurangan dengan sistem complement 2.1 Teorema Fungsi Boolean 2.2 Penggunaan Fungsi Boolean 2.3 Gerbang-gerbang logika 2.4 Implementasi persamaan digital dengan gerbang logika	10 10							
4-5	Sub CPMK 2-15-2 : Mahasiswa mampu memahami tentang teorema fungsi boolean dan pengenalan gerbang logika serta perhitungan dan evaluasi sistem digital sesuai teori [C2, A4]														

6-7	Sub CPMK 2-15-3 : Mahasiswa mampu memahami tentang Teknik Penyederhanaan Fungsi Boolean dengan peta Karnaugh dan menganalisa sistem POS dan SOP sesuai teori [C2, P2]		<p>3.1 Menjelaskan tentang Teknik desain sistem digital</p> <p>3.2 Menggunakan Peta Karnaugh untuk penyederhanaan persamaan sistem digital</p> <p>3.3 Mendesain sistem digital dengan sistem SOP dan POS</p> <p>3.4 Memodifikasi gerbang logika dengan hanya menggunakan gerbang universal untuk efisiensi</p>	Kriteria: Pedoman Penskoran (Marking Scheme) Bentuk test: study kasus	<ul style="list-style-type: none"> • Kuliah • Diskusi Luring <p>Tugas 3: Mengerjakan study kasus tentang penyederhanaan suatu sistem digital dengan peta Karnaugh</p> <p>Praktikum Modul 2 Merancang dan mendemonstrasikan suatu sistem digital</p>	Elearning: http://spada.umg.ac.id	<p>3.1 Teknik desain sistem digital</p> <p>3.2 Pengenalan Peta Karnaugh</p> <p>3.3 Sistem SOP dan POS</p> <p>3.4 Gerbang universal untuk efisiensi</p>	15
Evaluasi Tengah Semester / Ujian Tengah Semester								
9-12	Sub CPMK 2-16-1 : Mahasiswa mampu memahami tentang Rangkaian Kombinasi dan Mendesain sistem digital sesuai teori (C3, P4)		<p>4.1 Mendesain rangkaian penjumlah</p> <p>4.2 Mendesain rangkaian pengurang</p> <p>4.3 Mendesain rangkaian pembanding</p> <p>4.4 Mengkonversikan antar kode</p> <p>4.5 Mendesain rangkaian Decoder dan Encoder</p> <p>4.6 Mendesain Rangkaian Multiplexing dan demultiplexing</p>	Kriteria: Pedoman Penskoran (Marking Scheme) Bentuk test: study kasus	<ul style="list-style-type: none"> • Kuliah • Diskusi <p>Tugas 4: Merancang macam-macam rangkaian kombinasi</p> <p>Diskusi Daring minggu ke 11</p>	Elearning: http://spada.umg.ac.id	<p>4.1 Rangkaian penjumlah</p> <p>4.2 Rangkaian pengurang</p> <p>4.3 Rangkaian pembanding</p> <p>4.4 Konversi antar kode</p> <p>4.5 Rangkaian Decoder dan Encoder</p> <p>4.6 Rangkaian Multiplexing dan Demultiplexing</p>	10
13	Sub CPMK 2-16-2 : Mahasiswa mampu memahami tentang teori Flip Flop dan penerapannya [C2, P2, A2]		<p>5.1 Menjelaskan aplikasi dari flip flop</p> <p>5.2 Menjelaskan macam-macam flip flop dan spesifikasinya</p> <p>5.3 Mendesain rangkaian flip flop</p> <p>5.4 Menyelesaikan studi kasus flip flop</p>	Kriteria: Pedoman Penskoran (Marking Scheme) Bentuk test: study kasus	<ul style="list-style-type: none"> • Kuliah • Diskusi <p>Tugas 5: Merancang sistem digital dengan memanfaatkan flip flop</p> <p>Praktikum Modul 3 Merancang dan</p>	Elearning: http://spada.umg.ac.id	<p>5.1 Pendahuluan</p> <p>5.2 Macam-macam Flip flop</p> <p>5.3 Desain Rangkaian Flip flop</p> <p>5.4 Studi kasus Flip flop</p>	15

				mendemonstrasik an rangkaian kombinasid dan Flip Flop				
14-15	Sub CPMK 2-16-3 : Mahasiswa mampu memahami tentang konsep rangkaian pencacah dan register serta mendemonstrasikan desain macam-macamnya [C3, A4]		6.1 Menjelaskan penerapan dari pencacah dan register 6.2 Menjelaskan macam-macam pencacah 6.3 Menjelaskan sistem modulo pencacah 6.4 Mendesain pencacah 6.5 Menjelaskan macam-macam register 6.6 Mendesain Register	Kriteria: Pedoman Penskoran (Marking Scheme) Bentuk test: study kasus	<ul style="list-style-type: none"> • Kuliah • Diskusi Tugas 6: Project Membuat implementasi dari sistem digital dalam kehidupan sehari-hari. • Praktikum Modul 4 Merancang dan mendemonstrasik an penerapan rangkaian pencacah dan register dalam kehidupan sehari-hari 	Elearning: http://spada.umg.ac.id	6.1 Pendahuluan 6.2 Macam-macam pencacah 6.3 Sistem Modulo pencacah 6.4 Desain Pencacah 6.5 Macam-macam Register 6.6 Desain Register	40
16	Evaluasi Akhir Semester / Ujian Akhir Semester							

Gresik, 15 Agustus 2024


Koordinator MK

(Misbah, S.T., M.T.)

Pengembang RPS

(Rinji Puji Astutik, S.T., M.T.)

Menyetujui



Ka. Prodi

(Denny Irawan, S.T., M.T.)

NB: untuk validasi diberikan tanda/stempel yang bertuliskan telah "tervalidasi"

II. Rubrik penilaian

Sub CPMK	Aspek yang dinilai	Bobot
SUB CPMK 2-15-1	Pemahaman tentang Sistem Bilangan dan perhitungan operasi penjumlahan, pengurangan dan complement sesuai teori.	10%
SUB CPMK 2-15-2	Pemahaman tentang teorema fungsi boolean dan pengenalan gerbang logika serta perhitungan dan evaluasi sistem digital sesuai teori.	10%
SUB CPMK 2-15-3	Pemahaman tentang Teknik Penyederhanaan Fungsi Boolean dengan peta Karnaug dan menganalisa sistem POS dan SOP sesuai teori.	15%
SUB CPMK 2-16-1	Pemahaman tentang Rangkaian Kombinasi dan Mendesain sistem digital sesuai teori.	10%
SUB CPMK 2-16-2	Pemahaman tentang teori Flip Flop dan penerapannya.	15%
SUB CPMK 2-16-3	Pemahaman tentang konsep rangkaian pencacah dan register serta mendemonstrasikan desain macam-macamnya.	40%

Rubrik penilaian Praktikum/Psikomotorik

Sub CPMK	Aspek yang dinilai	Skor	Hasil Pengamatan
Sub CPMK 2-16-1,2 dan 3	Persiapan praktikum		
	a. Menyiapkan modul praktikum dan memahami setiap Langkah-langkah yang telah dibuat kemudian merangkai sistem digital sesuai instruksi.		
	✓ Menyiapkan modul praktikum dan membuat rangkaian sistem digital serta menjalankan setiap Langkah yang telah dibuat	3	
	✓ Menyiapkan modul praktikum dan membuat rangkaian sistem digital namun tidak memahami Langkah-langkah sesuai instruksi	2	
	✓ Menyiapkan modul praktikum namun tidak membuat rangkaian sistem digital sesuai instruksi	1	
	✓ Tidak menyiapkan modul praktikum dan tidak merangkai sistem	0	

	b. Menyiapkan software atau perangkat dan merancang rangkaian untuk mensimulasikan rangkaian yang kompleks dalam design sistem digital		
	✓ Menyiapkan software atau perangkat dan merancang rangkaian serta mensimulasi rangkaian kompleks sesuai teori	3	
	✓ Menyiapkan software atau perangkat dan merancang rangkaian namun tidak bisa mensimulasi rangkaian kompleks sesuai teori	2	
	✓ Menyiapkan software atau perangkat namun tidak merancang dan mensimulasikan rangkaian	1	
	✓ Tidak menyiapkan software atau perangkat	0	
	Kegiatan melakukan praktikum		
	c. Keterampilan merangkaian rangkaian sederhana pada modul yang telah disediakan kemudian menjalankan dan membandingkan dengan teori		
	✓ Merangkai rangkaian sederhana	1	
	✓ Tidak merangkaian rangkaian sederhana	0	
	✓ Menjalankan rangkaian dan membandingkan dengan teori	2	
	✓ Menjalankan rangkaian namun tidak membandingkan dengan teori	1	
	✓ Tidak menjalankan rangkaian.	0	
	d. Keterampilan mendesain suatu sistem digital dalam kehidupan sehari-hari (Studi Kasus)		
	✓ Mendesain dan mengimplementasikan serta menjalankan dalam suatu rangkaian dari sistem digital dalam kehidupan sehari-hari	2	
	✓ Mendesain dan mengimplementasikan namun tidak dapat dijalankan karena kesalahan desain.	1	
	✓ Tidak mendesain dan mengimplementasikan	0	
	Kegiatan setelah praktikum		


	Membereskan modul dan peralatan praktikum serta mengembalikan pada tempatnya		
	✓ Membereskan modul dan peralatan praktikum serta mengembalikan pada tempatnya dengan rapi	2	
	✓ Membereskan modul dan peralatan praktikum namun tidak dikembalikan pada tempatnya	1	
	✓ Tidak membereskan modul dan peralatan setelah selesai praktikum	0	

III. Lembar Evaluasi Capaian Pembelajaran


 FORMULIR Dokumen UMG-S4.4	#: 01 Rev #: 01 Halaman : 1 dari 1 Tanggal : 02-01-2016
Judul UJI KOMPETENSI CAPAIAN PEMBELAJARAN	

MATA KULIAH : SISTEM DIGITAL
SEMESTER/KELAS : III / PAGI-SORE
DOSEN : RINI PUJI ASTUTIK, ST., MT.
PELAKSANAAN
Hari/Tanggal : Senin, 18 Maret 2025
Tempat : E3.08
Sifat : Tertutup


1. Berapakan hasil konversi
 - a. $1110110110_{(2)} = \dots\dots\dots$ (BCD)
 - b. $3AF9_{(16)} = \dots\dots\dots$ (gray)
 - c. $3715_{(8)} = \dots\dots\dots$ (2^*421)
 - d. $0111\ 1001\ 0110\ 0011_{(BCD)} = \dots\dots\dots$ (excessthree)
2. Tentukan nilai dari inputan A,B,C untuk rangkaian berikut agar output Y=1
 - a. Rangkaian 1



b. Rangkaian 2




3. Diketahui rangkaian seperti gambar dibawah
 - a. Rangkaian D FF, tentukan output Q2 yang terakhir dimana keadaan awal Q1=0 dan Q2=0



A	B	Q2 Output
1	1	0
1	0	
0	1	
0	0	


- b. Rangkaian D FF 2, output awal Q2,Q1 dan Q0 = 1,0,0. Tentukan output untuk clock selanjutnya sampai clock ke 7



Clk	Input			Output		
	Q2	Q1	Q0	Qn2	Qn1	Qn0
0	0	0	1	1	0	0
1						
2						
3						
4						
5						
6						
7						

4. Tentukan kondisi output dari keluaran

- a. RS-FF dengan inputan seperti timing diagram berikut dan kondisi awal $Q=0$ dan $\bar{Q}=1$, untuk perubahan kondisi Q berdasarkan Clock transisi (C) sesuai dengan NIM, Untuk NIM genap transisi positif edge dan NIM ganjil negative (untuk NIM 3046-3060)



- b. JK-FF dengan inputan seperti timing diagram berikut dan kondisi awal $Q=0$ dan $\bar{Q}=1$, untuk perubahan kondisi Q berdasarkan Clock transisi (C) sesuai dengan NIM, Untuk NIM genap transisi positif edge dan NIM ganjil negative (untuk NIM 3001-3045)

